从英伟达新一代架构看高阶HDI与高速PCB的未来趋势
随着人工智能（AI）迈入Agentic AI（智能体生态）与万亿参数大模型时代，全球算力基础设施正在经历一场前所未有的技术迭代。作为全球AI算力的风向标，英伟达（NVIDIA）在CES 2026上宣布其全新的Vera Rubin架构进入全面量产。从Blackwell Ultra到如今的Vera Rubin，英伟达不仅在芯片层面实现了算力的跨越，更在系统级架构上带来了一场颠覆性的供应链革命。
在这场革命中，作为“电子航母”的印制电路板（PCB）不再仅仅是单纯的元器件载体，而是直接决定系统信号完整性、散热效率和算力密度的核心组件。本文将深入探讨，如何从英伟达新一代架构的演进中，窥见高阶HDI与高速PCB这两大核心硬件的未来技术趋势与市场爆发点。
一、 英伟达Vera Rubin架构的核心变革：硬件挑战升级
英伟达Vera Rubin架构的设计理念是“极致的系统级协同设计（Extreme Co-design）”。一个完整的Vera Rubin POD包含多达40个机柜、1152个Rubin GPU，其算力规模达到了惊人的60 exaflops，而整体Scale-up带宽更是高达10 PB/s。
这种恐怖的性能表现，建立在三大系统级变革之上，而每一项变革都直接对高速PCB和高阶HDI提出了近乎苛刻的物理挑战：
- 全面去线缆化（Cableless Architecture）： 在上一代架构中，GPU与交换机、中继器之间的超高速信号传输部分依赖于高频线缆。而在Rubin架构中，英伟达大刀阔斧地推行了“无电缆设计”，将复杂的超高速互连线网直接嵌入到多层PCB（如Switch Tray、Midplane等）内部。
- 万亿参数大模型与低延迟通信： Rubin平台通过第二代NVLink-C2C技术，在Vera CPU与Rubin GPU之间实现了高达1.8 TB/s的相干带宽。信号密度的几何级数增长，要求电路板具备更低的介质损耗（Df）和更趋近于零的物理容错率。
- 高密度集成与极简组装： 通过无管路、无风扇、无电缆的箱体设计，服务器的组装时间从1.5小时骤降至5分钟。这种极致的紧凑性，使得硬件空间被压缩到了极限。
在这样的背景下，传统的多层板技术已经触及物理极限，行业内部的目光全面聚焦于高阶HDI与新一代高速PCB的制造工艺。
二、 趋势一：超高层与高阶HDI成为AI服务器的绝对标配
在AI服务器的硬件生态中，OAM（加速器模块）、UBB（通用基板）和主板等核心部件正迎来全面的结构升级。高阶HDI（高密度互连）技术，凭借其微盲孔、埋孔以及微细导线技术，成为了应对Rubin架构高密度走线需求的关键解法。
1. 从传统多层向任意层（Any-layer）高阶HDI演进
随着GPU引脚间距（Pitch）的不断缩小，传统的机械钻孔技术因孔径限制，已无法在有限的面积内引出上千个信号通路。Rubin架构下的核心计算单板与通信板，正在大量采用高阶HDI中的Any-layer（任意层互连）或5阶及以上的阶梯结构。激光钻孔辅以盲孔叠孔工艺，不仅大幅释放了布线空间，还极大地缩短了信号路径，这对于减少高速信号的衰减至关重要。
2. 超高层HDI打破技术天花板
根据行业调研机构TrendForce的最新数据，在Rubin一代的交换机托盘（Switch Tray）中，24层以上的高阶HDI结构已成为主流；而在核心正交背板（Midplane）以及CX9/CPX板上，层数甚至被推高到了惊人的100层以上，并融合了高层数（Ultra-high layer）与HDI的混合设计。这种“超高层+高阶HDI”的组合，将PCB的制造难度直接推向了金字塔尖。
三、 趋势二：高速PCB迈入M8/M9材料与“石英纤维”时代
信号传输速率的翻倍，意味着信号在PCB铜箔走线中的损耗会呈指数级上升。当传输速率跨越112Gbps并向224Gbps演进时，高速PCB的材料科学成为了核心战场。
1. 介质材料从Ultra Low Loss向M8、M9级别跃升
在传统的网络设备中，M6或松下Megtron 6级别的材料已能满足多数需求。然而，英伟达Rubin架构将标准直接拉满。为了对冲去线缆化带来的电信号损耗，新型高速PCB必须全面采用M8U或M9级别的超低损耗（Ultra-low loss）覆铜板（CCL）。
其核心电性能指标被限制在：
- 介电常数 (Dk)： 3.0或更低
- 介质损耗因数 (Df)： 0.0007或以下
2. 创新型“石英纤维（Q-cloth）”的引入
除了常规的树脂改性，M9级别高速PCB板材最大的创新在于增强材料的变革。传统玻璃纤维由于受热膨胀系数（CTE）较高，在高密度多层板在焊接和长期运行中容易发生层压分层或孔壁断裂。新一代高速PCB开始引入石英纤维（Q-glass/Q-cloth），其热膨胀系数被严密控制在≤7ppm/℃，不仅确保了极高的物理尺寸稳定性，更大幅优化了高频下的信号完整性。
3. HVLP4超光滑铜箔的普及
在多吉比特（Multi-gigabit）的高频传输下，趋 manifestation 效应（Skin Effect）导致电流仅在铜箔表面流动。如果铜箔表面粗糙度高，信号的传输路径变长，损耗就会激增。因此，配有HVLP4（第四代超低轮廓铜箔）的高速PCB成为刚需，其近乎镜面的铜箔表面将导体损耗降到了理论极限。
四、 趋势三：热共优化与精密机械加工（背钻/控深）的极致追求
当上千瓦的功耗集中在单个机架内，PCB不仅要负责通电通信号，还要协同散热。同时，高层数单板的加工精度也达到了微米级。
1. 控深背钻（Back-drill）的极限挑战
在超高层高速PCB的制造中，为了消除通孔产生的信号反射（Stub，即残桩效应），必须采用背钻工艺将无用的通孔孔壁切除。在Rubin架构的百层互连板中，背钻深度的公差要求达到了极其严苛的±50um以内。这对PCB厂商的数控钻铣设备精度、板厚均匀性控制能力提出了近乎变态的要求。
2. 热共优化设计（Thermal Co-optimization）
由于材料本身的导热率较低，大电流在多层PCB内部流动时会积聚大量热量。现代高速PCB设计引入了金属基埋嵌、厚铜导热层以及高度优化的热盲孔网络。高阶HDI中的微盲孔此时充当了“热桥”的角色，协助将核心芯片的热量快速传导至表面的散热界面，实现了信号传输与热量管理的双重优化。
五、 行业启示：技术壁垒筑牢，一站式与全自动化成破局关键
从英伟达的架构演进不难看出，未来的AI服务器供应链正在向头部具备高精尖制造能力的厂商集中。这给国内PCB制造企业带来了全新的启迪：
- 大规模与全自动化生产的成本优势： 高阶材料（如M9、石英纤维）采购成本高昂，高层数板的工序繁多。只有拥有现代化、流程全自动化的工厂，才能在保证高良率的同时，实现极限的成本可控。例如像具备月产数十万平方米、多地分布式现代化工厂布局的集团化企业，将具备极高的抗风险与议价能力。
- 一站式服务（PCB+PCBA）的刚需化： 由于高阶HDI与高速PCB的布线密度极高，贴片（SMT）过程中的微小应力或温度不均都可能导致隐形报废。客户越来越倾向于选择“设计-PCB生产-PCBA组装”一站式交付的供应商，以便进行全流程的质量追溯和无缝工艺对接。
- 行业标准的横向渗透： 英伟达确立的技术范式正在向整个行业扩散。无论是谷歌的TPU v7、亚马逊的Trainium 3，还是商业航天领域的超高速机载计算机，都在同步拥抱低损耗、全去线缆化的高阶HDI设计。
六、 总结
英伟达新一代Vera Rubin架构的全面量产，正式吹响了PCB行业向“高频、高密度、高算力”全面进军的号角。高阶HDI打破了物理空间的桎梏，而高速PCB则保障了算力洪流的奔涌无阻。对于全球电子制造服务商而言，紧跟这一技术趋势，不断精进材料应用、精密加工与全自动化生产水平，不仅是赢得AI时代入场券的关键，更是实现企业自身技术蝶变与商业价值最大化的必由之路。
从英伟达新一代架构看高阶HDI与高速PCB的未来趋势常见问题解答
Q1：AI服务器中所说的“高阶HDI”与传统手机用的HDI有什么区别？
传统智能手机用的HDI主要追求“轻薄短小”，层数通常在8-14层左右，材料多为普通高频板。而AI服务器中的高阶HDI则追求“超高密度与多层数的融合”，层数往往达到24层甚至上百层，且通常与超低损耗的高速材料（如M8/M9级）复合压合，对耐热性、尺寸稳定性和信号完整性的要求远高于消费电子领域的HDI。
Q2：在高速PCB制造中，为什么材料的Dk和Df值如此关键？
Dk（介电常数）决定了电信号在介质中的传播速度，Dk越低，信号传播越快，且延迟越小；Df（介质损耗因数）则决定了电信号转变为热能散失掉的比例，Df值越低，信号在长距离或超高速（如112G/224Gpbs）传输时的衰减就越小。在英伟达新一代架构中，为了保证信号的绝对完整，必须采用具备超低Dk（ ≤0.3）和超低Df（≤0.0007）的顶级高速PCB材料。
Q3：去线缆化（Cableless）设计对高速PCB的加工良率带来了哪些挑战？
去线缆化意味着原本走高频线缆的信号全部改走PCB内部的铜箔走线。这导致PCB的布线层数和密度剧增，带来了两大加工难点：一是高阶HDI盲孔叠孔的对位精准度要求极高，稍有偏差即导致断路；二是必须进行深度公差在±50um以内的控深背钻，以消除残留通孔（Stub）对高速信号造成的反射干扰。这对现代PCB工厂的自动化设备与精密品质控制提出了极大考验。
